PAT-NO:

JP363222443A

DOCUMENT-IDENTIFIER: JP 63222443 A

TITLE:

THIN FILM TRANSISTOR MATRIX ARRAY

PUBN-DATE:

September 16, 1988

INVENTOR-INFORMATION:

NAME

OKABE, KAZUYA

ASSIGNEE-INFORMATION:

NAME

COUNTRY

ALPS ELECTRIC CO LTD

N/A

APPL-NO: JP62056126

APPL-DATE: March 11, 1987

INT-CL (IPC): H01L021/90, G09F009/30, H01L027/12

US-CL-CURRENT: 257/692

ABSTRACT:

PURPOSE: To improve the yield rate, by making the width of one line of electrode wirings narrower than the width of the line at the other part, at the intersecting part of a gate electrode wiring and a source wiring electrode, and reducing the area of the intersecting part.

CONSTITUTION: The width of each line of a gate electrode wiring 12 and a source electrode wiring 13 at the intersecting part is formed so that the width is narrower than the width of a line at the other part. Narrow parts 12a and 13a are formed at the respective wirings. The overlapping

part of the wiring 13 at the intersecting part is only the overlapping part of the narrow part 12a and the narrow part 13a. Even if a pinhole defect is present in an insulating film 14, the probability that the pinhole is positioned just at the overlapping part of the electrode wirings is 1/16 the probability in a conventional device. Thus the yield rate is improved.

COPYRIGHT: (C) 1988, JPO&Japio

⑲ 日本国特許庁(JP)

① 特許出願公開

四公開特許公報(A)

昭63-222443

@Int_Cl_4

識別記号

庁内整理番号

❷公開 昭和63年(1988)9月16日

H 01 L 21/90 G 09 F 9/30 H 01 L 27/12

3 3 8

W-6708-5F C-7335-5C A-7514-5F

審査請求 未請求 発明の数 1 (全4頁)

49発明の名称

薄膜トランジスタマトリツクスアレイ

②特 願 昭62-56126

20出 願 昭62(1987)3月11日

砂発 明 者 岡 部

和弥

東京都大田区雪谷大塚町1番7号 アルプス電気株式会社

内

⑪出 願 人 アルプス電気株式会社

東京都大田区雪谷大塚町1番7号

明細書

1、発明の名称

薄膜トランジスタマトリックスアレイ

2. 特許請求の範囲

ガラス 基板上に、、 画素 電板 と 存 要素をマトリック の 画素 標 成 要素 をマリック の で は 位 を 機 成 要素 に 成 変素 に な が 成 が の か を 機 成 要素 に 成 変素 に な が 成 が の か を 機 が の が の か を 機 が の が の か を 機 が の か を 機 が の か を が か か が は が か か が は が か か か が は な な が は な な る 薄膜 トランジスタマトリック ス 形 は な な る 薄膜 トランジスタマトリック ス 形 に な な な な が 膜 に な な る 薄膜 トランジスタマトリック ス 形 に な な る 薄膜 トランジスタマトリック ス 形 に な に お に な な な が に お い て 、

前記ゲート電極配線とソース配線電極とが交叉 する部位において、これら電極配線の少なくとも 一方の 幅を他の部位の線幅よりも狭くしたこと を特徴とする薄膜トランジスタマトリックスアレ イ。

3. 発明の詳細な説明

[産業上の利用分野]

本発明は、薄膜トランジスタをスイッチング素子とするアクテイブマトリックス液晶表示装置に用いられる薄膜トランジスタマトリックスアレイに係り、特に、ゲート電極配線とソース電極配線との交叉部の改良に関する。

[従来の技術]

郡i版トランジスタをスイッチング業子とするアクテイブマトリックス液晶表示装置は、2枚のガラス基板のうちの一方の基板上に共通電極を形成し、他方の基板上に画業電極と薄膜トランジスタといったの1組で構成される画業構成要素を多数マトリックスアレイを形成し、これら2枚の基板間に液晶層を形成したものである。

この液晶表示装置に用いられる薄膜トランジスタマトリックスアレイには、マトリックスの行単位を構成する各トランジスタのゲートに共通接続されるゲート電極配線と、マトリックスの列単位

を構成する各トランジスタのソースに接続される ソース電極配線とが設けられており、これら各電 極配線は互いに交叉するようになっている。

従来のこの望の蒔腹トランジスタマトリックスアレイにおいては、前記ゲート電極配線とソース電極配線との交叉部における各電極の線幅が他の部位の線幅と同じであった(例えば、特開昭 5 9 - 8 2 7 6 9 参照)。

[問題点を解決するための手段]

これにより、ゲート電極配線とソース電極配線 とが交叉する交叉部の面積が小さくなるから、 該 交叉部において両者の間に介在される絶縁 腹の欠 陥に当たる確率が小となり、歩留まりの向上が図 れる。

[実施例]

第1 図は本発明の実施例に係る薄膜トランジスタマトリックスアレイのゲート電極配線とソース電極配線との交叉部近傍の平面図、第2 図は第1 図の II - II 線断面図、第3 図は第1 図の II - II 線

れら電極配線 2 及び 3 の間に絶縁膜 7 が形成されて両者の短絡が防止されている。

[発明が解決すべき問題点]

本発明は、このような解明結果に基づいてなされたものであり、したがって、本発明の目的は、このような欠陥に当たる確率を小さくし、上記欠点のない薄膜トランジスタマトリックスアレイを提供することにある。

断面図である。

これらの図において、ガラス基板 1 1 上には、ゲート 電極配線 1 2 (タンタル製) 及びこのゲート 電極配線 1 2 と交叉するソース電極配線 1 3 (アルミニューム製) が形成され、これらの交叉部においては、これらの間に水常化アモルファスシリコンからなる第1の暦14aと酸化シリコンからなる第2の暦14bの2暦で構成される絶縁膜14が形成されて互いの短絡が防止されている。

特開昭63-222443(3)

なお、前記実施例では、ゲート電極配線 1 2 の 狭幅 部 1 2 a の長さをソース電極配線 1 3 の狭幅 部 1 3 a の長さより長く形成したが、これを逆に ゲート電極配線 1 3 の狭幅 部 1 3 a のほうを長く 形成してもよいことは勿論である。また、第 4 図

当たる確率が小となり、歩留まりの向上が図れる というすぐれた効果を奏するものである。

4. 図面の簡単な説明

第1 図は本発明の実施例に係る薄膜トランジスタマトリックスアレイのゲート電極配線とソース電極配線との交叉部近傍の平面図、第2 図は第1 図の II ー II 線断面図、第3 図は第1 図の II ー II 線断面図、第5 図は従来の薄膜トランジスタマトリックスアレイの部分平面図、第6 図は第5 図の VI ー VI 線断面図、第7 図は第5 図の VI ー VI 線断面図である。

1 1 … ガラス基板、 1 2 … ゲート 斑 極 配線、 1 2 a … 狭 幅 部、 1 3 … ソース 電 極 配線、 1 3 a … 狭 幅 部、 <u>1 4</u> … 絶 縁 板 。

出願人 アルプス電気株式会社 代表者 片岡勝太郎




に示されるように、耐電極配線 1 2 . 1 3 の交叉 那近伤の線幅を狭幅 1 2 a . 1 3 a に近づくに したがって次第に狭くなるように形成しても良く、 これによれば、線幅 8 1 2 a . 1 3 a の長さを共 に短くすることができる。

さらに、前紀実施例では、絶縁版<u>1.4</u>を2層機造としたが、これは1.層構造でもよい。


また、前記実施例では、ゲート電極配線及びソース電極配線を単層配線構造としているが、これを 2 層配線構造としてもよく、これによれば、前記利点を維持しつつ断線等等による不良品の発生率をも低くおさえることができる。

[発明の効果]


以上詳述したように、本発明は、ゲート電極配線とソース配線電極とが交叉する部位において、これら電極配線の少なくとも一方の線幅を他のの部位の線幅よりも狭くしたことを特徴とするものでで、これにより、ゲート電極配線とソース電極配線とソースで変更の面積が小さくなるから、接交叉部において両者間に介在される絶縁膜の欠略に




第 4 図



第5図



第6図



第7図

